Heat Transfer Analysis of a Programmable Josephson Voltage Standard Chip

2. PJVS用素子チップと計算モデル PJVS用の素子チップは 15 mm×15 mmの大きさの Si基板上 に形成された 524 288個の NbN系接合から成る[3]。一定温度 に保たれたコールドステージにチップは置かれ、液体ヘリウ ムではなく機械式冷凍機で 10 K前後に冷却される。今回のシ ミュレーションでは、層間絶縁の SiO2層や素子実装のための InSn はんだ層などを考慮し、以下の 8層からなるモデルを用 いた(Fig. 1 (a))。最下層のコールドステージから1In (0.1 mm), 2Al2O3 (0.6 mm), 3Au (100 nm), 4InSn (10 μm), 5Au (300 nm), 6Pd (400 nm), 7Si (0.4 mm), 8SiO2 (600 nm)である。 開発中の PJVS システムの電圧生成実験において、このチッ プは出力電圧が増加すると発熱が起こり、動作マージンに影 響を及ぼすことが分かった[1]。また、素子の断面観察から InSnはんだ層に空乏がある可能性が分かったため、不均一性 を模擬したシミュレーションも行った(Fig. 1 ( b))。